Файл:Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги. Том 12.djvu

Материал из РадиоВики - энциклопедии радио и электроники
Перейти к: навигация, поиск
Выкупить рекламный блок
Ссылка на страницу индекса

ции вычислений, чю nujBUJinei ыынолнжь все команды набора за один машинный цикл; программный (а не микропрограммный) способ управления в процессоре.

В состав серии КР1878, изготовленной по КМОП технологии, входят типы:

КР1878ВЕ1 —8-разрядный управляющий RISC-микроконтроллер;

КР1878ВЕ2 — игра типа «ТОМОГУЧИ».

КР1878ВЕ1

Микросхема представляет собой управляющий RISC-микроконтроллер и предназначена для использования с системах управления, работающих в масштабе реального времени.

Имеет энергонезависимую память данных, возможность многократного программирования памяти команд. Введением в память команд соответствующих прикладных программ осуществляется адаптация микроконтроллера к каждому конкретному применению.

Функциональные параметры и особенности: память команд на электрически стираемом ППЗУ (ЭСППЗУ) — (1 к х 16) бит; память данных: ОЗУ — (128x8) бит; ЭСППЗУ — (64 х 8) бит; число команд — 52; прерывания — 7 (начальный пуск, системная ошибка, сторожевой таймер, порт А, порт В, таймер, окончание записи в ЭСППЗУ); время реакции на прерывания — 3 такта; 12 линий ввода/вывода с индивидуальным управлением направлением и прерыванием от любой линии (ток 25 мА); 16-разрядный таймер с

8-разрядным делителем счетной частоты; сторожевой таймер с автономным генератором.

В состав ИС входят функционально законченные устройства: центральный процессор, ЭСППЗУ команд, ЭСППЗУ данных, ОЗУ данных, сторожевой таймер, два порта ввода /вывода и таймер общего назначения. Обмен данными между центральным процессором, ОЗУ данных и периферийными устройствами производится по единой шине. По цоколевке (назначению выводов) ИС совместима с подобными контроллерами фирм Microchip, Zilog.

Центральный процессор предназначен для выполнения арифметических и логических преобразований 8-разрядных операндов, расположенных в памяти микроконтроллера. Архитектура процессора характеризуется раздельной памятью команд и данных, что позволяет совместить процессы выборки команд и выборки операндов из памяти. Система команд — симметричная, т. е. имеются двухоперандные команды, работающие одновременно с двумя операндами. Выборка операндов из памяти данных в случае двухоперандных команд производится одновременно по

391


1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359 360 361 362 363 364 365 366 367 368 369 370 371 372 373 374 375 376 377 378 379 380 381 382 383 384 385 386 387 388 389 390 391 392 393 394 395 396 397 398 399 400 401 402 403 404 405 406 407 408 409 410 411 412 413 414 415 416 417 418 419 420 421 422 423 424 425 426 427 428 429 430 431 432 433 434 435 436 437 438 439 440 441 442 443 444 445 446 447 448 449 450 451 452 453 454 455 456 457 458 459 460 461 462 463 464 465 466 467 468 469 470 471 472 473 474 475 476 477 478 479 480 481 482 483 484 485 486 487 488 489 490 491 492 493 494 495 496 497 498 499 500 501 502 503 504 505 506 507 508 509 510 511 512 513 514 515 516 517 518 519 520 521 522 523 524 525 526 527 528 529 530 531 532 533 534 535 536 537 538 539 540 541 542 543
Перейти на страницу


Исходный файл(2759 × 4592 пикселей, размер файла: 13,31 МБ, MIME-тип: image/vnd.djvu, 543 страницы)

История файла

Нажмите на дату/время, чтобы просмотреть, как тогда выглядел файл.

Дата/времяМиниатюраРазмерыУчастникПримечание
текущий17:09, 20 мая 2014Миниатюра для версии от 17:09, 20 мая 20142759 × 4592, 543 страницы (13,31 МБ)Admin (обсуждение | вклад)
  • Вы не можете перезаписать этот файл.

Нет страниц, ссылающихся на данный файл.